

Modelsim과 Quartus II를 이용한 설계방법


(주)퀀텀베이스 연구개발실, 경기도 부천시 원미구 상동 546-2, 두성프라자 1-606

TEL: 032-321-0195, FAX: 032-321-0197, Web site: www.quantumbase.com

최근 Modelsim은 PC에 포팅되어 있는것에 힘입어 많은 설계자들이 사용하고 있습니다 이에 Modelsim을 이용하여 설계하고, Quartus II를 이용하여 FPGA에 targeting하여 합성과 P&R을 수행한 다음, Quartus II에서 생성된 netlist를 이용하여 Modelsim에서 타이밍시뮬레이션으로 검증하는 방법은 Quartus II만을 이용한 설계보다 월등히 효율적일 것일것입니다.

본 문서는 이 모든 과정을 간단한 예를 통하여 설명하여, 설계자들에게 도움을 주기 위하여 (주)퀀텀베이스에서 작성한 것입니다.


설계 절차




Modelsim에서의 코딩 및 기능시뮬레이션

본 절부터는 간단한 예를 통하여 Modelsim에서 HDL coding하고 타이밍 정보가 제외된 기능 시뮬레이션 과정을 정리하였습니다.


(1) 먼저 Modelsim을 실행시킨다.



(2) File-New-Project.. 메뉴를 선택하여 다음과 같이 프로젝트를 만든다




(3)File-New-Source-VHDL을 선택하여 source editor을 열은후 HDL code를 작성한다. 여기서는 간단히 두개의 입력이 있는 AND 게이트의 설계로 하고, 파일이름은 “ endtest.vhd” 로 정하여 저장한다.




```
1 Library IEEE;
2 use IEEE.std_logic_1164.all;
3
4 entity ENDTEST is
5     port (A, B : in std_logic;
6           C : out std_logic);
7 end entity ENDTEST;
8
9 architecture RTL of ENDTEST is
10 begin
11     C <= A and B;
12 end architecture RTL;
```


(4)Modelsim의 메인 window에서 Compile-Compile.. 메뉴를 선택하여 상기 coding한 파일을 선택한다.




(5)만일 compile시의 옵션이 선택이 필요하면 위의 창에서 “ Default Options...” 버튼을 눌러 아래와 같은 Compiler Options 대화상자를 열어 선택사항을 선택하도록 한다. 여기서는 ‘ 93표준의 vhdl syntax가 사용되었으므로 이를 추가 선택한다.




(6)이제 다시 돌아온 Compile HDL Source Files 대화상자에서 “ Compile” 버튼을 누른다. 컴파일의 상황은 Modelsim 메인 윈도우에서 기술되며 오류메세지가 없다면 컴파일이 완료된 것이다. 이제 “ Done” 버튼을 눌러 창을 닫는다.




(7)아래는 컴파일이 완료된 Modelsim 메인 윈도우이다. 왼쪽에 work library아래에 설계한 endtest 엔티티를 확인 할 수 있다.




(8)다음으로 컴파일된 entity를 workspace에서 마우스 오른쪽키를 클릭하여 선택하면 아래와 같은 메뉴를 볼수 있고, 거기서 “ Simulate” 메뉴를 선택한다.







(9) 이제 Modelsim 메인 윈도우에서 View-Signals를 선택하면 아래와 같이 설계한 entity의 signal을 볼수 있으며, 이를 waveform형태로 보기 위하여 아래 왼쪽의 “ Signals” 윈도우의 Add-Wave-signals in Region을 선택하여 아래 오른쪽 그림과 같이 waveform viewer에 관찰하고자 하는 signal을 넣을 수 있다.





(10)이로써 시뮬레이션 준비가 되었으므로 시뮬레이션을 위한 test vector를 간단히 만들어 본다. Test bench를 작성하여 사용하는 것이 좋으나 여기서는 다음과 같이 간단한 script를 이용하도록 한다.



(11)이제 시뮬레이션을 1000ns까지 하기 위해서 다음과 같이 1000ns으로 세팅하고 run버튼을 누른다.




(12) 이제 시뮬레이션을 1000ns까지 하기 위해서 다음과 같이 1000ns으로 세팅하고 run버튼을 누른다.
아래와 같이 입력과 출력 신호를 볼수 있으며 아래그림에서와 같이 기능시뮬레이션이므로 gate delay가 보이지 않음에 유의한다.




(13) 시뮬레이션 결과를 확인하였다면 Modelsim 메인윈도우에서 Simulate-End Simulation을 선택하여 시뮬레이션 모드를 빠져나온 후, Modelsim을 끝내도록 한다.

Quartus II에서의 합성 및 P&R

(1) 먼저 앞서 모델심의 project 폴더 아래 합성을 나타내는 “Syn” 폴더를 만든다. 이와 같이 별도로 폴더를 만들지 않아도 되지만, Quartus II에서 프로젝트를 만들고 합성하면 많은 파일이 생성되므로 Quartus II를 위한 폴더를 한 개 만든 것이다.



(2) 폴더를 만들었다면 Quartus II를 실행한다.



(3) File-New Project Wizard..를 선택한 후 다음과 같은 순서로 차례 차례 프로젝트를 만든다.

What is the working directory for this project? This directory will contain design files and other related files associated with this project. If you type a directory name that does not exist, Quartus II can create it for you.

D:\test\modsim\Syn Quartus project가 있을 곳의 폴더위치 ...

What is the name of this project? If you wish, you can use the name of the project's top-level entity.

endtest 프로젝트 이름(top level 엔티티 이름과 동일)...

What is the name of the top-level entity in your project? Entity names are case sensitive, so the capitalization must exactly match that of the name of the entity in the

endtest Top level 엔티티 이름 ...

Back Next Finish 취소

Select the design files and software source files you want to include in your project. Click Add All to add all design files and software source files in the project directory. Note: it is optional to add files here unless you have design files not contained in the project directory, or files in which the file name is not the same as the entity name.

File name	Type
../endtest.vhd	VHDL File

Modelsim에서 설계한 vhd 코드 추가 →

Add... Add All Remove Properties Up Down

If your project includes libraries of custom functions, specify their pathnames:

User Library Pathnames...

Back Next Finish 취소

New Project Wizard: EDA Tool Settings [page 3 of 6]

Specify the other EDA tools -- in addition to the Quartus II software -- that you will use on this project.

EDA tools

Tool type	Tool name
Design entry/synthesis	<None>
Simulation	<None>
Timing analysis	<None>
Board-level	<None>
Formal verification	<None>
Resynthesis	<None>

Tool settings

Tool: Simulation

Tool: <None>

☐ Run this tool

ModelSim (VHDL output from Quartus II)
ModelSim (Verilog HDL output from Quartus II)
ModelSim-Altera (VHDL output from Quartus II)
ModelSim-Altera (Verilog HDL output from Quartus II)
SpeedWave

Back Next Finish 취소

Modelsim을 시뮬레이션 tool
로 사용할 것이라고 선택함

New Project Wizard: EDA Tool Settings [page 3 of 6]

Specify the other EDA tools -- in addition to the Quartus II software -- that you will use on this project.

EDA tools

Tool type	Tool name
Design entry/synthesis	<None>
Simulation	ModelSim (VHDL output from Qua...
Timing analysis	<None>
Board-level	<None>
Formal verification	<None>
Resynthesis	<None>

Tool settings

Tool: Simulation

Tool: ModelSim (VHDL output from Quartus II)

☐ Run this tool automatically after compilation

Settings... Advanced

Back Next Finish 취소

New Project Wizard: Device Family [page 4 of 6]

Which device family do you wish to target?

Family Cyclone

Do you want to assign a specific device?

☒ Yes

☐ No, I want to allow the Compiler to choose a device

Back Next Finish 취소

Target Device 선택

New Project Wizard: Select a Target Device [page 5 of 6]

Use the Filters settings to control the devices that are displayed in the "Available devices" list. Select a device in the list, and click Next to continue.

Available devices:

- EP1C3T100C8
- EP1C3T144C8
- EP1C4F324C8
- EP1C4F400C8
- EP1C6F256C8
- EP1C6Q240C8**
- EP1C6T144C8
- EP1C12F256C8
- EP1C12F324C8
- EP1C12Q240C8
- EP1C20F324C8
- EP1C20F400C8

Filters

Package: Any


Pin count: Any

Speed grade: 8

Voltage: 1.5V


Back Next Finish 취소

Target Device 선택
(여기서는 NoBrain IDS-200TINY-EP1C에 장착된 device가 선택된 예)




위와 같이 생성될 프로젝트 생성이 완료되었으면 finish 버튼을 누른다.


(4) 아래그림과 같이 Processing-Start Compilation을 선택하여 컴파일을 수행한다.




(5)컴파일이 성공적으로 끝났다는 대화창이 나오면 확인 버튼을 누른다.



(6)이제 Quartus II 프로젝트가 있는 Syn 폴더를 보면, 많은 파일들이 생성되어 있으며 “simulation” 이라고 이름지어진 폴더가 생성되었음을 알 수 있다.



(7) 생성된 simulation 폴더내에 modelsim 폴더가 존재하게 되는데, 그 안으로 들어가면 다음과 같이 파일이 생성되었음을 알 수 있다.




이로써 Quartus에서 할 일은 모두 끝났다. 다음으로는 이 파일을 modelsim에서 타이밍시뮬레이션하는 방법을 설명 한다.


Quartus II에서 생성된 파일을 이용한 Modelsim에서의 timing simulation

(1) Modelsim을 실행한다.

(2) 모델심을 실행시킨후 위에서 보았던. *.vho, *.sdo 파일이 들어있는 modlesim 폴더안에 새 프로젝트를 만든다.




프로젝트 생성 윈도우의 “ OK” 버튼을 누른후 나타나는(위의 오른쪽그림)에서 “ Add existing file” 을 선택하면 아래와 같은 대화창을 볼수있다.




위에 보인바와 같이 Quartus II에서 생성된 netlist file인 “ endtest.vho” 를 선택하고 “ Ok” 를 누른다.


- (3) 이제 workspace에 endtest.vho 파일이 추가되었음을 알 수 있다. 그러나 이상태에서 바로 컴파일을 하면, 컴파일에러가 난다. 이는 netlist가 cyclone device의 primitive cell의 연결로 구성되어 있기 때문에 targeting한 device의 cell정보를 담고있는 library가 연계되어있지 않기 때문이다. 따라서 이 netlist를 컴파일 하기 위해서는 사용한 디바이스인 cyclone을 라이브러리로 등록해야 한다.




- (4) 본예제에서 필요한 라이브러리를 위한 파일은 C:\WquartusWedaWsim_libW 폴더에 있다. 그 폴더 안에는 여러가지 디바이스를 위한 파일이 존재하는데, 여기서는 cyclone을 위한 파일을 사용하면된다. 아래 그림에서 표시한 “ cyclone_atoms.vhd” 와 “ cyclone_components.vhd” 두개의 파일을 endtest.vho netlist가 있는 modelsim 폴더에 복사한다.




(6)다음은 “ cyclone_atoms.vhd” 와 “ cyclone_components.vhd” 파일을 컴파해서 이 컴파일 정보를 cyclone 라이브러리에 추가시키는 단계이다. 일단 아래그림과 같이 Workspace영역에서 마우스 오른쪽 키를 눌러 나오는 메뉴에서 Add to Project-Existing File을 선택한다.




(7)아래와 같이 Add file to Project 윈도우에서 “ Browse...” 버튼을 눌러 “ cyclone_atom.vhd” 와 “ Cyclone_components.vhd” 파일을 프로젝트에 추가한다.




(8) 두개의 파일을 “ Ctrl” 키를 누른 상태에서 마우스로 각각 클릭하여 아래와 같이 동시에 추가할 수 있다.




파일이 추가된 후 아래그림과 같이 두개의 파일이 Workspace에 추가되었음을 확인할 수 있다.




(9) 이제 Workspace에 추가된 두개의 파일을 “ Ctrl” 키를 누른 상태에서 마우스로 각각 클릭하여 동시에 선택한후 마우스 오른쪽 키 메뉴에서 “ properties..” 를 선택한다.




(10)나타난 Project Compiler Settings 대화창의 General 탭에서 Compile to library 항목을 “ cyclone” 으로 변경 선택하고 “ OK” 버튼을 누른다.




(11)이제 추가된 파일중 “ cyclone_atoms.vhd”와 “ cyclone_component.vhd” 두개의 파일을 아래 그림과 같이 차례로 선택하여 컴파일한다. 이때 반드시 컴파일 순서를 지키도록 한다. 이로써 cyclone 라이브러리가 완성되었다.




(12)타이밍 시뮬레이션을 위하여 endtest.vho netlist를 11번과 동일한 방법으로 컴파일한다. 컴파일이 완료되면 아래와 같은 화면을 볼 수 있다.




(13)다음으로 modelsim 메인 메뉴에서 simulate-simulate..을 선택하면 다음과 같은 Simulate 대화창이 나오는데, SDF탭에서 Quartus II에서 생성된 “ endtest.sdo” 를 추가한다



(14) Libraries탭에서 앞서 생성한 cyclone 라이브러리를 추가한다





(15) Design 탭에서 Work 라이브러리 밑에있는 end test를 두번클릭하여 아래 그림과 같이 보이게 한다.



다 되었으면 “ ok” 버튼을 누른다.

(16)이로써 타이밍 시뮬레이션 준비가 되었으므로 functional simulation에서와 동일한 test vector를
인가하고, waveform viewer에 관찰 신호를 추가한다.





Functional simulation에서와는 달리 netlist에 존재하는 많은 신호가 추가적으로 보인다.

(17) 이제 시뮬레이션을 1000ns까지 하기 위해서 다음과 같이 1000ns으로 세팅하고 run버튼을 누른다.
gate 딜레이가 포함된 timing simulation 결과를 볼수있으며, Functional simulation 결과와 비교하면 된다.

